|
|
| ‥ Adder를 만들었다. line 1 : fulladd 라는 모듈을 선언해주고 변수를 지정해 준다. line 2 : input은 in1, in2, carryin으로 한다. line 3 : output은 sum, carryout으로 한다. line 4 : 연접 연산을 우변에 사용하였으며, 1bit 자료 세 개의 합 연산 결과가 2bit로 고정되어 얻어진다. line 5 : 모듈 종료 두 번째로 adder4모듈을 만들었다. 이 모듈은 앞에서 만든 1bit fulladd모… |
|
|
|
|
|
|
|
| ‥ The basic idea is to use the full adder structure concurrently for each group of input operands. In this way, the carry and the sum can be seperated so that they can be computed in parallel. This means that the latency of the addition is independent of the input word length. 2. An Outline of Adder +View List 2.1 Ripple Carry Adder The ripple carry ad |
|
|
|
|
|
|
|
| ‥ush, pop, data, ready, empty, full); output ready, empty, full; input logic clk, push, pop; inout [31:0]data; localparam depth=2; reg [31:0]memory[2**depth-1:0]; reg [depth-1:0]ptr[2:1]; reg [depth-1:0]bptr[2:1]; reg [depth-1:0]rptr; reg ready, empty, full; reg push_done,pop_done ; logic [depth-1:0] a; assign a= pushbptr[1]:po |
|
|
|
|
|
|
|
| ‥◇실험 1에선 1-bit 가산기를 설명했다. 이번에는 full-adder를 디자인 해보자.. 최소의 half-adder로 디자인하고, 그것들을 full-adder로 가장 최소의 논리게이트를 이용하여 캐스캐이드한다. High-Level Definition ·full-adder를 이행하는 모든 방법들은 같은 하이레벨 정의를 요구한다. - 두 개의 이진수와 캐리를 더하는 모듈을 만들고, 그 합과 자리올림을 출력한다. Logical D… |
|
|
|
|
|
|
|
| XP의 유용한 기능에 대한 글입니다. XP의유용한기능등에필 / [XP팁39] 그룹정책(GPEdit)실행으로 시스템 설정하기 시작 -> 실행 -> gpedit.msc 윈도우의 여러 세세한 부분을 직접 수정해줄수 있다. 추가하고 제거하는 식의 불안한 regedit와는 달리 gpedit.msc는 기능을 켜고 끄는 식이라 안전하기도 하고 정말 많은 부분에 손을 댈수 있다. 단적인 예로, 프로그램 추가/제거에… |
|
|
|
|
|
|
|
| ‥ 4개를 통해 설계한다. (6) 설계한 4-bit full adder를 임의의 x, y 값을 입력하여 waveform을 출력한다. 3. 이론 (1) Half Adder (2) Full Adder 4. 설계과정 - 4-bit full adder의 truth table 5. VHDL Code `1-bit adder` library ieee; 6. 결과 및 분석 `1bit full adder의 waveform simulation` 1 bit full adder는 다음과 같은 waveform을 갖는다. 아래의 truth tabl… |
|
|
|
|
|
|
|
| 관로마찰 실험에 대한 지료 입니다.(그림 첨부) 관로마찰_work1 / 1. 관내 유동에 대한 이론적 고찰 1) Fully Developed Flow 2) Entry Length 3) 실제 관내 유동의 특징 4) 관내에서 발생하는 손실 5) 유량계와 토출계수 2. 관내 유동에서 마찰계수와 주손실 관계 1) 마찰계수 2) 주손실 3. 관이음(Pipe Fitting)에서의 부손실 4. 유량계의 토출계수 5. 관로마찰 실험 장치… |
|
|
|
|
|
|
|
| 덧셈 회로의 작동 원리를 이해하고 그 특성을 살펴보는 실험리포트입니다. 아무쪼록 도움이 되시리라 생각합니다. 항상 행복하시고 좋은 하루 되세요. ^^ / A. 목적 B. 설명 C. 실험 1. half adder 2. full adder 3. 4-bit binary adder / A. 목적 덧셈 회로의 작동 원리를 이해하고 그 특성을 살펴본다. B. 설명 덧셈 회로(adder)란 2개의 이진 숫자를 더하는 회로로 half adder… |
|
|
|
|
|
|
|
| 신호시스템 프로젝트 최종보고서00 위 자료 요약정리 잘되어 있으니 잘 참고하시어 학업에 나날이 발전이 있기를 기원합니다 ^^ 신호시스템프로젝트최종보고서00 / 1. 설계 주제 2. 설계 목표 3. 팀원 정보 및 역할 분담 3. Project 일정 4. Project 세부 계획 5. Project 이론 6. Matlab Simulation 1) GUI 이용해 구성한 Fourier Series Simulation Dialog 2) GUI를 통해 구성해 … |
|
|
|
|
|
![[공학][디지털 회로설계] 1-Bit Full Adder를 통한 4-Bit Full Adder 설계](/View/[공학][디지털 회로설계] 1-Bit Full Adder를 통한 4-Bit Full Adder 설계_hwp_01_.gif)
 "미리보기"){kind=small}
![[공학] 디지털시스템실험 - 4Bit Adder,Subtractor를 설계](/View/[공학] 디지털시스템실험 - 4Bit Adder,Subtractor를 설계_hwp_01_.gif)
 "미리보기"){kind=small}
![[컴퓨터공학] 논리회로 CSA (Carry Select Adder) Design and Simulation](/View/[컴퓨터공학] 논리회로 CSA (Carry Select Adder) Design and Simulation_hwp_01_.gif)
 Design and Simulation_hwp_01_.gif',21,'레포트','공학기술',2000) "미리보기"){kind=small}
 "미리보기"){kind=small}
 "미리보기"){kind=small}
 "미리보기"){kind=small}
![[공학][디지털 회로설계] 4-Bit D Flip Flop 설계](/View/[공학][디지털 회로설계] 4-Bit D Flip Flop 설계_hwp_01_.gif)
 "미리보기"){kind=small}
 "미리보기"){kind=small}
_hwp_01_.gif)
_hwp_01_.gif',5,'레포트','공학기술',1000) "미리보기"){kind=small}
 "미리보기"){kind=small}
장바구니
