• [공학][디지털 회로설계] 1-Bit Full Adder를 통한 4-Bit Full Adder 설계   (1 )
    1

  • [공학][디지털 회로설계] 1-Bit Full Adder를 통한 4-Bit Full Adder 설계   (2 )
    2

  • [공학][디지털 회로설계] 1-Bit Full Adder를 통한 4-Bit Full Adder 설계   (3 )
    3

  • [공학][디지털 회로설계] 1-Bit Full Adder를 통한 4-Bit Full Adder 설계   (4 )
    4

  • [공학][디지털 회로설계] 1-Bit Full Adder를 통한 4-Bit Full Adder 설계   (5 )
    5

  • [공학][디지털 회로설계] 1-Bit Full Adder를 통한 4-Bit Full Adder 설계   (6 )
    6

  • [공학][디지털 회로설계] 1-Bit Full Adder를 통한 4-Bit Full Adder 설계   (7 )
    7

  • [공학][디지털 회로설계] 1-Bit Full Adder를 통한 4-Bit Full Adder 설계   (8 )
    8

  • [공학][디지털 회로설계] 1-Bit Full Adder를 통한 4-Bit Full Adder 설계   (9 )
    9



  • ̸
    9 Pg
    մϴ.
Ŭ : ũԺ
  • [공학][디지털 회로설계] 1-Bit Full Adder를 통한 4-Bit Full Adder 설계   (1 )
    1

  • [공학][디지털 회로설계] 1-Bit Full Adder를 통한 4-Bit Full Adder 설계   (2 )
    2

  • [공학][디지털 회로설계] 1-Bit Full Adder를 통한 4-Bit Full Adder 설계   (3 )
    3

  • [공학][디지털 회로설계] 1-Bit Full Adder를 통한 4-Bit Full Adder 설계   (4 )
    4

  • [공학][디지털 회로설계] 1-Bit Full Adder를 통한 4-Bit Full Adder 설계   (5 )
    5

  • [공학][디지털 회로설계] 1-Bit Full Adder를 통한 4-Bit Full Adder 설계   (6 )
    6

  • [공학][디지털 회로설계] 1-Bit Full Adder를 통한 4-Bit Full Adder 설계   (7 )
    7

  • [공학][디지털 회로설계] 1-Bit Full Adder를 통한 4-Bit Full Adder 설계   (8 )
    8

  • [공학][디지털 회로설계] 1-Bit Full Adder를 통한 4-Bit Full Adder 설계   (9 )
    9




  • (ū ̹)
    ̸
    9 Page
    մϴ.
Ŭ : ݱ
X ݱ
巡 : ¿̵

[공학][디지털 회로설계] 1-Bit Full Adder를 통한 4-Bit Full Adder 설계

레포트 > 공학기술 ٷΰ
ã
Ű带 ּ
( Ctrl + D )
ũ
Ŭ忡 Ǿϴ.
ϴ ֱ ϼ
( Ctrl + V )
 : [공학][디지털 회로설계] 1-Bit Full Adder를 통한 4-Bit Full Add~.hwp   [Size : 140 Kbyte ]
з   9 Page
  1,800

īī ID
ٿ ޱ
ID
ٿ ޱ
̽ ID
ٿ ޱ


/
디지털 회로설계

1. 제목 : 1-Bit Full Adder를 통한 4-Bit Full Adder 설계

2. 개요 :

1) 목적 : 1-bit full adder를 통한 4-bit full adder를 설계하여 adder에 대한 이해도를 높인다. N-bit adder로 확장하는 방식을 익혀 계층구조를 이해하고 VHDL의 PORT MAP 사용법을 익힌다.

2) 방법 :

`1-bit adder`

(1) 1 bit adder의 truth table을 구하고 카르노맵을 이용하여 minimization한다.

(2) 최소화한 식으로 1-bit adder을 VHDL 언어로 설계한다. 이때 입력은 x와 y이며 출력은 s와 반올림 되는 수 c(캐리어)이다.

(3) 1-bit adder의 waveform을 출력한다.

`adder_package`

(4) 1bit adder를 package에 위치시키도록 VHDL언어로 로 설계한다.

`4-bit adder`

(5) 4 bit의 벡터 x, y와 carry in을 입력으로 갖고 4 bit의 벡터 s와 carry out을 출력으로하는 4 bit adder을 1bit adder 4개를 통해 설계한다.

(6) 설계한 4-bit full adder를 임의의 x, y 값을 입력하여 waveform을 출력한다.

3. 이론

(1) Half Adder

단지 2 bit의 덧셈을 구현하는 회로를 half adder이라고 한다. 2진수 덧셈은 사용되는 각 자리의 값들이 0 또는 1을 갖는다. 두개의 1 bit 수에 대한 덧셈은 4개의 가능한 조합이 있는데 결과를 표현하기위해서는 더하는 값들보다 1자릿수가 높은 bit, 즉 2 bit가 필요하다. x와 y가 모두 1일 경우 반올림 되…(생략)

(2) Full Adder

4. 설계과정



ڷ
ID : leew*****
Regist : 2013-07-22
Update : 2020-10-13
FileNo : 11077508

ٱ

연관검색(#)
공학   디지털   회로설계   Bit   Full   Adder   통한  


ȸҰ | ̿ | ޹ħ | olle@olleSoft.co.kr
÷Ʈ | : 408-04-51642 ֱ 걸 326-6, 201ȣ | ä | : 0561ȣ
Copyright ÷Ʈ All rights reserved | Tel.070-8744-9518
̿ | ޹ħ olle@olleSoft.co.kr
÷Ʈ | : 408-04-51642 | Tel.070-8744-9518