|
|
| 전자전기컴퓨터설계실험2(전전설2) HBE COMBO II SE VerilogHDL Lab / Ⅰ. 서론 1. 실험 목적 2. 실험 이론 2.1. HDL 2.2. Xilinx Ⅱ. 본론 1. 실험 장비 1.1. New Project 1.2. Schematic Design 1.3. HDL Source 1.4. Compiler 1.5. Assignment 1.6. Behavioral Simulation 1.7. Timing Simulation 1.8. iMPACT 1.9. Configuration PROM 2. 실험 방법… |
|
|
|
|
|
|
|
| 전자전기컴퓨터설계실험2(전전설2) Logic Design using Verilog HDL / Ⅰ. 서론 1. 실험 목적 2. 실험 이론 2.1. HDL 2.2. Verilog Ⅱ. 본론 1. 실험 장비 및 사용법 1.1. Verilog HDL 1.1.1. Verilog 어휘 규칙 1.1.2. Module(1) 1.1.3. Logic Value 1.1.4. Data Type 1.1.5. Operator 1.1.6. Gate Primitives 1.1.7. Delay 1.1.8. Assign 1.1.9. Alwa… |
|
|
|
|
|
|
|
| 3D Encoder SOC design verilog / Ⅰ. 개 요 1. 프로젝트를 하게된 동기 2. 프로젝트의 주요내용 설명 II. 관련 연구 II-1. 3D 영상압축 기본 설명 II-2. 시간적 중복 영상압축 1. Motion Estimation(ME) 2. Macro block 당 1개/16개의 벡터 3. Motion Estimation 탐색 방법 4. Searching Area II-3. 인접 영상간의 영상압축 1. Disparity Estimation(DE) 2. Disparity 정보… |
|
|
|
|
|
|
|
| 1. Rising_Edge_Detector.v Rising Edge Detector는 디지털 회로에서 신호의 상승 에지를 감지하는 중요한 구성.. / 1. Rising_Edge_Detector.v 2. tb_Rising_Edge_Detector.v / 1. Rising_Edge_Detector.v Rising Edge Detector는 디지털 회로에서 신호의 상승 에지를 감지하는 중요한 구성 요소이다. `Rising_Edge_Detector. v` 파일은 이러한 기능을 Verilog HDL로 구현한 코드이… |
|
|
|
|
|
|
|
| 1. 제목 디멀티플렉서(De-multiplexer, De-mux)는 디지털 회로 설계에서 중요한 역할을 하는 기본적인 구성 요소 중 하나이다... / 1. 제목 2. 실습 목적 3. 실습 내용 4. 논리식과 Schematic 설계 5. Verilog, VHLD설계 / 1. 제목 디멀티플렉서(De-multiplexer, De-mux)는 디지털 회로 설계에서 중요한 역할을 하는 기본적인 구성 요소 중 하나이다. 디멀티플렉서는 하나의 입력… |
|
|
|
|
|
|
|
| 1. 실험 제목 Verilog 언어를 이용한 Sequential Logic 설계는 디지털 회로 설계 분야에서 중요한 주제로, 특히 하드웨어 설.. / 1. 실험 제목 2. 실험 목표 3. 실험 재료 4. 실험 이론 / 1. 실험 제목 Verilog 언어를 이용한 Sequential Logic 설계는 디지털 회로 설계 분야에서 중요한 주제로, 특히 하드웨어 설계 언어가 점점 더 보편화되고 있는 현대의 전자공학 환경에서 필… |
|
|
|
|
|
|
|
| 1. 실험 제목 실험 제목은 `Verilog 언어를 이용한 쉬프트레지스터 설계`이다. 쉬프트레지스터는 디지털 회로에서 데이터를 저장하고 전송하.. / 1. 실험 제목 2. 실험 목표 3. 실험 재료 4. 실험 이론 / 1. 실험 제목 실험 제목은 `Verilog 언어를 이용한 쉬프트레지스터 설계`이다. 쉬프트레지스터는 디지털 회로에서 데이터를 저장하고 전송하는 데 중요한 역할을 하는 기본적… |
|
|
|
|
|
|
|
| 1. 설계코드 및 코드 설명 2. 테스트 벤치 코드 및 코드 설명 3. 출력값 4. 출력값 도식화 5. 상태표 6. 상태천이표 7... / 1. 설계코드 및 코드 설명 2. 테스트 벤치 코드 및 코드 설명 3. 출력값 4. 출력값 도식화 5. 상태표 6.상태 천이표 7.상태 그래프 Ⅱ. HW2-(2) SEQUENCE DETECTOR(xxx,1xxx)-NONOVERLAPPING / 1. 설계코드 및 코드 설명 2. 테스트 벤치 코… |
|
|
|
|
|
|
|
| 1. 설계코드 및 코드 설명 2. 테스트 벤치 코드 및 코드 설명 3. 출력값 4. 고찰 Ⅲ. HW1-Design2-(1) 1BIT .. / 1. 설계코드 및 코드 설명 2. 테스트 벤치 코드 및 코드 설명 3. 출력값 4. 고찰 Ⅱ. HW1-Design1-(2) 4BIT FULL ADDER / 1. 설계코드 및 코드 설명 2. 테스트 벤치 코드 및 코드 설명 3. 출력값 4. 고찰 Ⅲ. HW1-Design2-(1) 1BIT COMPARATOR |
|
|
|
|
|
|
|
| 1. 관련이론(Decoder) 디지털 논리 회로에서 디코더는 입력된 이진 신호 조합을 통해 특정 출력을 활성화하는 장치이다. 입력 비트 수와 .. / 1. 관련이론(Decoder) 2. 실험 / 1. 관련이론(Decoder) 디지털 논리 회로에서 디코더는 입력된 이진 신호 조합을 통해 특정 출력을 활성화하는 장치이다. 입력 비트 수와 출력 비트 수의 관계는 중요하다. 예를 들어, n개의 입력 비트를 가… |
|
|
|
|
|
 (2) HBE COMBO II SE VerilogHDL Lab_hwp_01_.gif)
 (2) HBE COMBO II SE VerilogHDL Lab_hwp_01_.gif',22,'레포트','인문사회',3000) "미리보기"){kind=small}
 (3) Logic Design using Verilog HDL_hwp_01_.gif)
 (3) Logic Design using Verilog HDL_hwp_01_.gif',22,'레포트','인문사회',3000) "미리보기"){kind=small}
 "미리보기"){kind=small}
 "미리보기"){kind=small}
![[논리회로 실험] 디멀티플렉서 verilog 설계](/View/[논리회로 실험] 디멀티플렉서 verilog 설계_hwp_01_.gif)
 "미리보기"){kind=small}
![[예비레포트] Verilog 언어를 이용한 Sequential Logic 설계](/View/[예비레포트] Verilog 언어를 이용한 Sequential Logic 설계_hwp_01_.gif)
 "미리보기"){kind=small}
![[예비레포트] Verilog 언어를 이용한 쉬프트레지스터 설계](/View/[예비레포트] Verilog 언어를 이용한 쉬프트레지스터 설계_hwp_01_.gif)
 "미리보기"){kind=small}
_hwp_01_.gif)
_hwp_01_.gif',13,'방송통신','기타',3000) "미리보기"){kind=small}
 "미리보기"){kind=small}
 - Characters and Displays_hwp_01_.gif)
 - Characters and Displays_hwp_01_.gif',2,'방송통신','기타',3000) "미리보기"){kind=small}
