디지털 논리회로 VERILOG 과제 (sequence detector)

1. 설계코드 및 코드 설명

2. 테스트 벤치 코드 및 코드 설명
3. 출력값
4. 출력값 도식화
5. 상태표
6. 상태천이표
7. 상태그래프
Ⅲ. 최종고찰
Ⅰ. HW2-(1) SEQUENCE DETECTOR(xxx,1xxx)-OVERLAPPING

디지털 논리회로의 중요한 응용 중 하나가 시퀀스 탐지기(sequence detector)이다. 본 과제에서는 비트 시퀀스 xxx과 1xxx을 탐지하는 오버랩 형태의 시퀀스 탐지기를 구현한다. 시퀀스 탐지기는 주어진 입력 비트 스트림에서 특정한 시퀀스를 찾아내고, 이를 통해 다양한 디지털 신호의 패턴을 분석하고 감지하는 기능을 수행한다. 이 과제를 통해 하드웨어 설계 언어인 Verilog를 사용하여 시퀀스 탐지기를 모델링하고 구현하는 방법을 알아본다. 오버랩 시퀀스 탐지기에서는 시퀀스가 부분적으로 겹칠 수 있다는 점이 중요하다. 이는 특정 비트 조합이 서로 이어질 때 중복 감지가 가능하다는 것을 의미한다. 예를 들어, 시퀀스 xxx이 탐지된 후 다음 비트가 1이 들어오면, 새로운 시퀀스 1xxx의 첫 부분인 101을 찾을 수 있다. 이와 같은 오버랩 특성 덕분에 시퀀스 탐지기의 활용도가 높아지며, 불필요한 비트 스트림을 제거하고 신호를 보다 효율…(생략)