|
|
| 디지털 회로 실험 및 설계 - JK Flip Flop, D, T Flip Flop 실험 2 / 디지털 회로 실험 및 설계 강의에서 쓴 실험 보고서 입니다. 이걸로 이번 강의 에이쁠 맞았습니다. 같이 화이팅해요! / 1. 회로도 2. 이론값 3. 실험결과 4. 결과분석 / |
|
|
|
|
|
|
|
| ‥
⚫D 플립플롭 - 플립플롭(Flip Flop)은 전원이 공급되면 1 또는 0의 출력이 유지되는 디지털 회로이다. 출력이 두가지 상태(1 또는 0) 중 하나로 안정되기 때문에 쌍안정 멀티바이브레이터(Bistable Multivibrator)라고도 한다. 이와 같은 특성을 이용하여 플립플롭은 메모리로도 많이 활용된다. - 플립플롭은 대표적인 순서 논리회로(Sequential Logic CIrcuit)이다. 순서 논리회로는 출력을 입력 쪽에 연결한 궤환(Feedback) 회로를 가지고 있으며, 이를 통해 출력이 논리 동작에 영향을 미친다. 순서 논리회로에는 플립플롭 외에도 뒤에서 배울 레지스터(Register), 카운터 |
|
|
|
|
|
|
|
| 디지털 회로 실험 및 설계 - Multiplexer, DeMultiplexer 실험, JK Flip Flop 순차회로 실험 2 / 디지털 회로 실험 및 설계 강의에서 쓴 실험 보고서 입니다. 이걸로 이번 강의 에이쁠 맞았습니다. 같이 화이팅해요! / 1. 회로도 2. 이론값 3. 실험결과 4. 결과분석 / |
|
|
|
|
|
|
|
| 디지털 회로 실험 및 설계 - 부울대수와 카르노맵, RS Flip Flop 실험 1 / 디지털 회로 실험 및 설계 강의에서 쓴 실험 보고서 입니다. 이걸로 이번 강의 에이쁠 맞았습니다. 같이 화이팅해요! / 1. 실험목표 2. 관련이론 3. 데이터 시트 4. PSpice 시뮬레이션 / 1. 실험목표 ① 부울 대수로 논리식을 간소화하고, 실험으로 확인한다. ② 카르노 맵으로 논리식을 간소화하는 방법을 익힌다. ③ 카르노 맵으로 간소화한 논리식을 실험으로 확인한다. ④ 카르노 맵을 묶는 방법에 따른 차이를 실험으로 확인한다. ⑤ RS 플립플롭의 회로 구성과 동작을 실험한다. 2. 관련이론 ⚫ 부울 대수 - 부울 대수… |
|
|
|
|
|
|
|
| 디지털 회로 실험 및 설계 - 부울대수와 카르노맵, RS Flip Flop 실험 2 / 디지털 회로 실험 및 설계 강의에서 쓴 실험 보고서 입니다. 이걸로 이번 강의 에이쁠 맞았습니다. 같이 화이팅해요! / 1. 회로도 2. 이론값 3. 실험결과 4. 결과분석 / |
|
|
|
|
|
|
|
| 디지털 회로 실험 및 설계 - Multiplexer, DeMultiplexer 실험, JK Flip Flop 순차회로 실험 1 / 디지털 회로 실험 및 설계 강의에서 쓴 실험 보고서 입니다. 이걸로 이번 강의 에이쁠 맞았습니다. 같이 화이팅해요! / 1. 실험목표 2. 관련이론 3. 데이터 시트 4. PSpice 시뮬레이션 / 1. 실험목표 ① 멀티플렉서의 회로 구성과 동작을 실험한다. ② 디멀티플렉서의 회로 구성과 동작을 실험한다. ③ JK F.F를 이용하여 동기/비동기 카운터를 실험하고 이해한다. 2. 관련이론 ∙ 멀티플렉서 - 멀티플렉서(MUX : MUltipleXer)는 여러 입력 데이터 중에서 하나를 선택하는… |
|
|
|
|
|
|
|
| A+받은 플립플롭 회로(flip-flop, JK, SR) 결과보고서 / 입력 R 0 0 1 1 그림 1 NOR 게이트를 이용한 RS flip-flop 출력 S 0 1 0 1 1 0 0 1 표 1 진리표 그림 1은 두 개의 NOR 게이트로 구성된 RS flip-flop 회로를 나타낸다. 각 NOR 게이트 출력이 다른 NOR 게이트 입력으로 서로 연결된 구조를 갖고 있다. 이 회로는 다음과 같이 동작한다. 먼저 R〓0, S〓1인 경우를 생각하면 S〓1이므로는 0이 되고 이 출력 0이 NOR 게이트1에 입력되므로 NOR 게이트1의 두 입력이 모두 0이 되어는 1이 된다. R〓1, S〓0 인 경우를 생각 하면 R〓1이므 로 Q… |
|
|
|
|
|
|
|
| 4장 각종 Latch와 Flip-Flop 예비 / 디지털공학실험4, 각종 래치와 플립-플롭 예비보고서 1. 목적 가. 기억소자의 기본 원리를 이해한다. 나. 순차논리회로의 기본 소자인 래치와 플립플롭을 종류(RS, D, JK, T)별로 소개하고 이들의 기본 동작, 회로 구성 및 기능표를 이해한다. 2. 이론 디지털 회로는 조합회로와 순차회로로 구분할 수 있으며, 조합회로는 단순히 현재의 입력에 의 해서만 출력이 결정되는 회로로 기억능력이 없는 반면에 순차회로는 현재의 입력뿐만 아니라 회 로 내부에 기억된 상태 값에 따라 출력 값이 결정되는 회로를 말한다. 따라서 순차회로는 회로 내부에 값들을 기억하기 위한 메모리 소자들을 가지게 되며,… |
|
|
|
|
|
|
|
| 4장 각종 Latch와 Flip-Flop 결과 / 디지털공학실험4장, 각종 래치와 플립-플롭 결과보고서 ◈ 실험 결과 및 검토 가. RS 래치를 구현하고 출력을 확인하여 다음의 표를 완성하라. ☞ 브레드보드에 SR 래치를 구현한 모습 [빨간선 - 위가 R, 아래가 S / 검정선위가 Q, 아래가 Q’] ※ R = ‘L’ , S = ‘H’ 일 때를 측정 후 R = ‘L’ , S = ‘L’ 일 때를 측정하였음. ☞ R = ‘L’ , S = ‘H’ 일 때 Q 값을 측정하는 모습과 결과값 ‘H’ ☞ R = ‘L’ , S = ‘L’ 일 때 Q 값을 측정하는 모습과 결과값 ‘H’ 입력 R L L H H S L H L H Q 유지(H) H L X… |
|
|
|
|
|
|
|
| [공학][디지털 시스템 설계 및 실험] Latch, Flip-Flop, Shift Register / 디지털 시스템 설계 및 실험 결과보고서 실험제목 Latch, Flip-Flop, Shift Register 실험목표 1. SR NOR latch 2. Gated D latch(based on an SR NOR latch) 3. (Masterslave pulse-triggered) D flip-flop (with reset) 4. 4-bit shift register(using 4 D flip-flops) 실험결과 1. SR NOR latch 코딩 module (S,R,Q,Q_); input S,R; output Q,Q_; nor… |
|
|
|
|
|
ȸҰ |
̿ |
ħ |
olle@olleSoft.co.kr
÷Ʈ | : 408-04-51642 ֱ 걸 326-6, 201ȣ | ä | : 0561ȣ
Copyright ÷Ʈ All rights reserved | Tel.070-8744-9518
|
 "̸"){kind=small}
 "̸"){kind=small}
 "̸"){kind=small}
 "̸"){kind=small}
 "̸"){kind=small}
 "̸"){kind=small}
 결과보고서_pdf_01_.gif)
 결과보고서_pdf_01_.gif',6,'실험과제','전기전자',800) "̸"){kind=small}
 "̸"){kind=small}
 "̸"){kind=small}
![[공학][디지털 시스템 설계 및 실험] Latch, Flip-Flop, Shift Register](/View/[공학][디지털 시스템 설계 및 실험] Latch, Flip-Flop, Shift Register_hwp_01_.gif)
 "̸"){kind=small}
ٱ
