|
VHDL ½Ç½À(XNOR, MUX, FullAdder, 4-bit FullAdder) °á°ú / µðÁöÅаøÇнÇÇèVHDL ½Ç½À(XNOR, MUX, FullAdder, 4 Bit FullAdder) °á°ú º¸°í¼ ¡Ø ¸ðµç »çÁøÀº À§¿¡¼ºÎÅÍ ¸ðµâ, Å×½ºÆ®º¥Ä¡, ½Ã¹Ä·¹À̼Ç, Áø¸®Ç¥ ¼ø¼ÀÔ´Ï´Ù. XNOR ÀÔ·Â A 0 0 1 1 ÀÔ·Â B 0 1 0 1 Ãâ·Â C 1 0 0 1 ¢Ñ ½Ã¹Ä·¹À̼ǿ¡¼ º¸µíÀÌ ÀÔ·Â A, B°¡ ¸ðµÎ `0` ¶Ç´Â ¸ðµÎ `1` ÀÏ ¶§ Ãâ·Â C°¡ `1`ÀÌ µÇ°í, A¿Í B°¡ ¼·Î¡¦ |
|
Àü±âÀüÀÚ  | 
9p age   | 
1,500 ¿ø
|
|
|
|
|
[°øÇÐ,±â¼ú] [ÀüÀÚȸ·Î ½ÇÇè] Á¤·ù±â ¼³°è(Regulator ¼³°è) / ½ÇÇè¸í Regulator ¼³°è 1. ½ÇÇè ¸ñÀû ´ÙÀÌ¿ÀµåÀÇ ¿©·¯ °¡Áö Ư¼ºÀ» ÀÌ¿ëÇÏ¿© Á¤ÇöÆÄ(sine wave)¸¦ 7~10V DCÀü¾ÐÀ¸·Î ¸¸µé·Á°í ÇÑ´Ù. ´ÙÀ½°úÁ¤¿¡ ÀÇÇØ °úÁ¦¸¦ ¼öÇàÇØ º¸½Ã¿À. 2. ½ÇÇè ¹æ¹ý (1) Full Wave Rectifier ȸ·Î¸¦ ÀÌ¿ëÇÏ¿© 10VÀÇ Á¤ÇöÆĸ¦ ¾ç(Positive)ÀÇ ¹ÝÂÊ(Half)ÀÇ sineÆĸ¦ ¸¸µé¾îº¸¶ó. À̶§ Full Wave Rect¡¦ |
|
Àü±âÀüÀÚ  | 
3p age   | 
1,200 ¿ø
|
|
|
|
|
|
9Àå VHDL ¼³°è Åø »ç¿ë¹ý ¿¹ºñ / µðÁöÅаøÇнÇÇè9Àå, VHDL ¼³°èÅø »ç¿ë¹ý ¿¹ºñº¸°í¼ 1. ¸ñÀû °¡. VHDLÀÇ ¼³°è Åø Áß ÇϳªÀÎ Xilinx VHDLÀÇ ¼³Ä¡¹ýÀ» ÀÍÈù´Ù. ³ª. Xilinx ISE Design Suite¸¦ ÀÌ¿ëÇÏ¿© VHDL ¼³°è¿¡ ´ëÇؼ ÀÌÇØÇÏ°í »ç¿ë¹ýÀ» ÀÍÈù´Ù. ´Ù. Xilinx ISE Design SuiteÀÇ ÄÄÆÄÀÏ·¯¿Í ½Ã¹Ä·¹ÀÌÅ͸¦ ÀÌ¿ëÇÏ¿© VHDL·Î ¼³°èÇÑ È¸·Î¿¡ ´ëÇÑ ½Ã¹Ä·¹ÀÌ¼Ç ¹æ¹ýÀ» ÀÍÈù´Ù. ¶ó. Xilinx IS¡¦ |
|
Àü±âÀüÀÚ  | 
16p age   | 
2,000 ¿ø
|
|
|
|
|
|
¡¥alf-wave rectification)°ú ÀüÆÄÁ¤·ù(full-waverectification), ºê¸®Áö Á¤·ùȸ·Î·Î ³ª´ ¼ö ÀÖ´Ù. (1) ¹ÝÆÄÁ¤·ùȸ·Î(Half-wave rectification circuit) ¹ÝÆÄÁ¤·ù´Â ±³·ùÀü¾ÐÀ» Àΰ¡ÇÏ¿´À» °æ¿ì ¾ç(+)ÀÇ ÁÖ±â´Â µµÅëµÇ°í À½(-)ÀÇ ÁÖ±â´Â Â÷´Ü½ÃÅ´À¸·Î½á ¾ç(+)ÀÇ ÆÄÇüÀ» °¡Áö´Â °ÍÀ» ¸»ÇÑ´Ù. ... / ´ÙÀÌ¿ÀµåÀÇ ¹ÝÆÄ, ÀüÆÄ ¹× ºê¸®Áö Á¤·ù ¡à ½ÇÇè¸ñÀû (1) ¹ÝÆÄ Á¤·ù ȸ·ÎÀÇ Ãâ·Â ÆÄÇü¡¦ |
|
Àü±âÀüÀÚ  | 
8p age   | 
1,800 ¿ø
|
|
|
|
|
|
¡¥ ȸ·Î Google °Ë»ö °á°ú ´ÙÀ½°ú °°Àº ´ë·«ÀûÀÎ full-wave rectifier zener-regulated power supply¸¦ ãÀ» ¼ö ÀÖ / IT½Ã½ºÅÛ¼³°è °úÁ¦ #8 8. ºê¸´Áö ÀüÆÄ Á¤·ù ȸ·Î¿Í Á¦³Ê´ÙÀÌ¿Àµå, Ä¿ÆнÃÅ͸¦ ÀÌ¿ëÇÑ DC·¹±Ö·¹ÀÌÅÍ ¸¸µé±â / Ŭ·¥ÇÁ ¼Å¶ ÆÄÇü Ãâ·ÂÇϱâ 1. °úÁ¦ ¸ñÇ¥ page 37. ¿¬½À¹®Á¦ (1) ÇϳªÀÇ Sinusoidal Wave Source¸¦ ÀÌ¿ëÇÏ¿© ºê¸´Áö ÀüÆÄ Á¤·ùȸ·Î¿Í Ä¿ÆнÃÅÍ, Á¦³Ê ´Ù¡¦ |
|
Àü±âÀüÀÚ  | 
4p age   | 
1,000 ¿ø
|
|
|
|
|
|
[·¹Æ÷Æ®] ±âÃÊ ÀüÀÚÀü±â ÈÖ½ºÅæ ºê¸´Áö-½ÇÇè º¸°í¼ / Wheatstone Bridge & Strain Gauge - Wheatstone Bridge - 1. ½ÇÇè ¸ñÀû ÈÖ½ºÅæ ºê¸®Áö ½ÇÇèÀÇ ¸ñÀûÀº ¾Ë°í ÀÖ´Â ÀúÇ×¼öÄ¡¸¦ ÀÌ¿ëÇÔÀ¸·Î¼ ¸ð¸£´Â ÀúÇ× °ªÀ» ã¾Æ³»´Â °ÍÀÌ´Ù. ´Ù¸¥ ±â°è¿¡ »ç¿ëµÇ´Â ÀÌ·¯ÇÑ ¿ø¸®¸¦ ÀÌÇØÇÏ´Â °ÍÀÌ ½ÇÇèÀÇ ¸ñÀûÀÌ´Ù. 2. ÀúÇ× Àд ¹ý (Table) »ö Á¦ 1 ¼ýÀÚ Á¦ 2 ¼ýÀÚ °ö¼ö Çã¿ëÂ÷ B¡¦ |
|
Àü±âÀüÀÚ  | 
6p age   | 
1,500 ¿ø
|
|
|
|
|
|
10Àå VHDL ¼³¸í ¹× ¹®¹ý ¿¹ºñ / µðÁöÅаøÇнÇÇè10Àå, VHDL ¼³¸í ¹× ¹®¹ý ¿¹ºñº¸°í¼ 1. ¸ñÀû °¡. VHDLÀÇ Æ¯Â¡°ú ¼³°è±â¹ý¿¡ ´ëÇÏ¿© ÇнÀÇÑ´Ù. ³ª. VHDL ¼³°è¸¦ À§ÇÑ ±âº»ÀûÀÎ ¹®¹ýÀ» ÇнÀÇÑ´Ù. 2. ÀÌ·Ð °¡. VHDLÀÇ ¿ª»ç VHDLÀº »óÀ§ÀÇ µ¿ÀÛ ·¹º§ºÎÅÍ ÇÏÀ§ÀÇ °ÔÀÌÆ® ·¹º§±îÁö Çϵå¿þ¾î ¹× ±× µ¿ÀÛÀ» ±â¼úÇÒ ¼ö ÀÖµµ·Ï ¸¸µé ¾îÁø Çϵå¿þ¾î ±â¼ú ¾ð¾îÀÌ´Ù. ¹Ì ±¹¹æ¼º¿¡ ÀÇÇÏ¿© °³¹ßµÇ¾úÀ¸¸ç¡¦ |
|
Àü±âÀüÀÚ  | 
9p age   | 
1,500 ¿ø
|
|
|
|
|
|
¡¥·ù¶ó ÇÑ´Ù. ÀüÆÄ Á¤·ù ȸ·Î ÀüÆÄ Á¤·ù ȸ·Î(full wave rectifier circuit)´Â ´ÙÀÌ¿Àµå 2°³¿Í Áß¼ºÁ¡ ÅÇÀ» ºÎÂøÇÑ º¯¾Ð±â¸¦ ÀÌ¿ëÇÏ´Â Áß¼ºÁ¡ ÅÇ(neutral-p... / ÀüÀÚȸ·Î½ÇÇè - ¹ÝÆÄ ¹× ÀüÆÄ Á¤·ù ȸ·Î ¸ñÂ÷ 1. ¸ñÀû 2. ÀÌ·Ð 3. »ç¿ë±â±â ¹× Àç·á 4. ½ÇÇè¹æ¹ý 5. °íÂû ¹× Æò°¡ 1.¸ñÀû 1) ´ÙÀÌ¿Àµå¸¦ »ç¿ëÇÑ ¹ÝÆÄ ¹× ÀüÆÄ Á¤·ù ȸ·ÎÀÇ ÀÛ¿ëÀ» ÀÌÇØÇÑ´Ù. 2) ¹ÝÆÄ ¹× ÀüÆÄ Á¤·ù ȸ·ÎÀÇ¡¦ |
|
Àü±âÀüÀÚ  | 
7p age   | 
1,500 ¿ø
|
|
|
|
|
|
³í¸®È¸·Î¼³°è½ÇÇè ¹Ý°¡»ê±â¿ÍÀü°¡»ê±â / Half Adder and Full Adder ¼³°è º¸°í¼ `½ÇÇè°á°ú ¹× ºÐ¼®` 1. ¹Ý°¡»ê±â(Half Adder) : Behavioral Modeling ¹Ý°¡»ê±â´Â ÇÇ¿¬»ê¼ö¿Í ¿¬»ê¼ö¸¦ ÀÔ·Â ¹Þ¾Æ ±× ÇÕ°ú ¿Ã¸²¼ö¸¦ Ãâ·ÂÇÑ´Ù. x y C S 0 0 0 0 0 1 0 1 1 0 0 1 1 1 1 0 Ç¥¹Ý°¡»ê±âÀÇ in-out Å×À̺í 1) HDL ÄÚµå library IEEE; use IEEE.std_logic_1164.all; entity half_adder¡¦ |
|
Àü±âÀüÀÚ  | 
10p age   | 
1,500 ¿ø
|
|
|
|
|
|
¡¥°¡Áö°í ÀÖ´Ù. 1) °¨µµ : ÀÌ°ÍÀº Ç® ½ºÄÉÀÏ(full scale) Áï, ÃÖ´ë´«±ÝÁö½Ã¿¡ ¼Ò¿ëµÇ´Â Àü·ù·Î¼ Ç¥½ÃµÈ´Ù. Áï, 0~1mAÀÇ °¡µ¿ºÎ´Â ±× Á¤¹æÇâÀ¸·Î 1mAÀÇ Àü·ù°¡ È带 ¶§ ÃÖ´ë´«±ÝÀ» Áö½ÃÇÏ°Ô µÈ´Ù. 2) ³»ºÎÀúÇ× : ÀÌ»óÀûÀÎ Àü·ù°è´Â ³»ºÎÀúÇ×ÀÌ 0§ÙÀ̾î¾ß ÇÏÁö¸¸, ½ÇÁ¦ Àü·ù°è´Â ¹Ýµå½Ã ³»ºÎÀúÇ×ÀÌ Á¸ÀçÇÑ´Ù. °¡µ¿ºÎÀÇ ±ØÁ¤¿¡ µû¶ó¼ (-) ¹× (+)·Î Ç¥½ÃµÇ°í, Àü¾Ð ¶Ç´Â Àü·ùÀÇ ¹æÇâÀÌ¡¦ |
|
Àü±âÀüÀÚ  | 
8p age   | 
1,000 ¿ø
|
|
|
|
|