|
fpga bcdconverter / 1) Verilog Code / ÁÖ¼® 2) RTL Map 3) Synthesis Report 4) Test Bench Code 5) Simulation Result 6) DISCUSSION 2. HOMEWORK2. BINARY TO BCD CONVERTER / 1) Verilog Code / ÁÖ¼® 2) RTL Map 3) Synthesis Report 4) Test Bench Code 5) Simulation Result 6) DISCUSSION 3. HOMEWORK3. BINARY TO 7SEGMENT DECODER |
|
·¹Æ÷Æ® >
±âŸ  | 
16p age   | 
3,000 ¿ø
|
|
|
|
|
|
µðÁöÅÐ °øÇÐ BCD adder & Encoder / -¸ñÂ÷- chapter1 Contents¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤003 chapter2 Logic gate¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤005 chapter3 Simulation¡¤¡¤¡¤¡¤¡¦ |
|
|
|
|
|
[°øÇÐ]Àü±â ¹× µðÁöÅРȸ·Î ½ÇÇè - Excess-3 ,Gray to BCD converter / Àü±â ¹× µðÁöÅÐȸ·Î ½ÇÇè Excess-3 ,Gray to BCD converter ¼³°è¸ñÀû ȸ·Îµµ ¹× ±âº»¼³°è±¸»ó Trouble Shooting ¼³°è°úÁ¤ ½Ã¿¬ ¡¦ |
|
|
|
|
|
°ö¼À/³ª´°¼À, BCD ¿¬»ê¿¡ ´ëÇÑ ±ÛÀÔ´Ï´Ù. °ö¼À¾Ë°í¸®Áò-°ö¼À³ª´°¼ÀBCD¿¬»ê / CTRÀº -8¿¡ ½ÃÆ®µÇ°í P´Â 0¿¡ ¼¼Æ®µÈ´Ù. ½Â¼öÀÇ ºñÆ®´Â E·¹Áö½ºÅÍ¿¡ ¿Å°Ü¼ üũÇÒ ¼ö Àִµ¥, ÀÌ°ÍÀº E¸¦ Ŭ¸®¾î ½ÃŲ ÈÄ Y°ªÀ» AC¿¡ ·Îµå½ÃÅ°°í, E¿Í AC¸¦ ¿À¸¥ÂÊÀ¸·Î ¼øȯ(circulate)½ÃÅ°°í³ª¼ ½ÃÇÁÆ®µÈ ¼ýÀÚ¸¦ ´Ù½Ã Y¿¡ ÀúÀåÇÔÀ¸·Î½á ½ÇÇàµÈ´Ù. E¿¡ ÀúÀåµÈ ÀÌ ºñÆ®´Â ½Â¼öÀÇ ÇϴܺΠºñÆ®Àε¥, ÀÌ°ÍÀÌ 1ÀÌ¡¦ |
|
·¹Æ÷Æ® >
±âŸ  | 
4p age   | 
1,000 ¿ø
|
|
|
|
|
|
[ÀüÀÚ°è»ê±âÇÐ] °ö¼À ³ª´°¼À, BCD ¿¬»ê - ¹Ì¸®º¸±â¸¦ Âü°í ¹Ù¶ø´Ï´Ù. / ÀüÀÚ°è»ê±â º¸°í¼ °ö¼À/³ª´°¼À, BCD ¿¬»ê °ö¼À ¾Ë°í¸®Áò 2°³ÀÇ ¼ýÀÚ¸¦ °öÇÏ´Â ÇÁ·Î±×·¥À» »ý°¢Çغ¸¸é, ÇÁ·Î±×·¥À» °£´ÜÈ÷ ¾ÆÈ÷ ±ÍÇØ ºÎÈ£ºñÆ®¸¦ ¹«½ÃÇÏ°í ¾ç¼ö¸¸À» °¡Á¤ÇÑ´Ù. 2°³ÀÇ 2Áø¼ö´Â 8ºñÆ® ÀÌÇϷμ ±×µéÀÇ °öÀº 16ºñÆ®¸¦ ÃÊ°úÇÒ ¼ö ¾ø´Ù°í °¡Á¤ÇÏ°í, ³ªÁß¿¡ ºÎÈ£°¡ ÀÖ´Â °æ¡¦ |
|
·¹Æ÷Æ® >
±âŸ  | 
5p age   | 
1,000 ¿ø
|
|
|
|
|
|
¸ÞÄ«Æ®·Î´Ð½º BCD ½ºÀ§Ä¡ 7¼¼±×¸ÕÆ® Ç¥½Ã ½ÇÇè ·¹Æ÷Æ® / ¸ÞÄ«Æ®·Î´Ð½º ¹× ½Ç½À ½Ç½Àº¸°í¼ [BCD ½ºÀ§Ä¡ÀÇ °ªÀ» 7-¼¼±×¸ÕÆ®¿¡ Ç¥±âÇϱâ] ¡á °ú¸ñ¸í : ¸ÞÄ«Æ®·Î´Ð½º ¹× ½Ç½À ¡á ´ã´ç±³¼ö : ¡á Á¦ÃâÀÏ : ¡á Çаú : ¡á Çйø : ¡á ¼º¸í : 1.½ÇÇè °³¿ä - ½ÇÇè ¸ñÀû 7-segments¸¦ ÅëÇØ 7°³ÀÇ LED·Î ¼ýÀÚ¸¦ Ç¥½ÃÇÒ ¼ö ÀÖ½À´Ï´Ù. °¢°¢ Á¡µîµÇ´Â LED¸¦ ÅëÇØ ½ºÀ§Ä¡¸¦ È°¿ëÇÏ¿© Á¡µî, ¼Ò¡¦ |
|
|
|
|
|
BCD code, ¼¼ºì ¼¼±×¸ÕÆ®¿¡ ´ëÇÑ ÀÌ·Ð ¹× ȸ·Î / 1. ½ÇÇè Á¦¸ñ 2. ½ÇÇè Àåºñ ¹× ºÎÇ° 3. °ü·Ã ÀÌ·Ð 4. Simulation °á°ú 5. Âü°í ¹®Çå / 1. ½ÇÇè Á¦¸ñ BCD ÄÚµå ¹× ¼¼ºì ¼¼±×¸ÕÆ® µð½ºÇ÷¹ÀÌ¿¡ ´ëÇÑ À̷аú ȸ·Î¿¡ ´ëÇØ ´Ù·ç´Â À̹ø ½ÇÇèÀº µðÁöÅÐ ÀüÀÚ °øÇÐÀÇ ±âº» °³³äµéÀ» ÀÌÇØÇÏ´Â µ¥ Áß¿äÇÑ ¿ªÇÒÀ» ÇÑ´Ù. BCD(Binary-Coded Decimal)´Â 10Áø¼ö ¼ýÀÚ¸¦ ÀÌÁø¼ö·Î Ç¥ÇöÇÏ´Â ¹æ¹ý ¡¦ |
|
|
|
|
|
½ÇÇè7 ½ÊÁø °è¼ö±â (BCD counter) °á°úº¸°í¼ A£« ·¹Æ÷Æ® / 1. ½ÇÇè ¸ñÀû 2. °á°ú ¹× ºÐ¼® / 1. ½ÇÇè ¸ñÀû ½ÇÇèÀÇ ¸ñÀûÀº ½ÊÁø °è¼ö±âÀÇ µ¿ÀÛ ¿ø¸®¿Í ÀÛµ¿ ¹æ½ÄÀ» ÀÌÇØÇÏ°í, À̸¦ ÅëÇØ BCD(ÀÌÁø ÄÚµå ½ÊÁø¼ö) Ä«¿îÅÍÀÇ ±¸Á¶¿Í ±â´ÉÀ» ½ÉÃþÀûÀ¸·Î ¿¬±¸ÇÏ´Â °ÍÀÌ´Ù. Çö´ë ÀüÀÚ ½Ã½ºÅÛ¿¡¼ BCD Ä«¿îÅÍ´Â µ¥ÀÌÅÍ Àü¼Û ¹× ÀúÀå ÀåÄ¡¿¡¼ Áß¿äÇÑ ¿ªÇÒÀ» ÇÑ´Ù. ÀÌ·¯ÇÑ Ä«¿îÅÍ´Â ¼ýÀÚ¸¦ ¾Æ³¯¡¦ |
|
|
|
|
|
½ÊÁø °è¼ö±â (BCD counter) °á°úº¸°í¼ A£« ·¹Æ÷Æ® / 1. ¸ñÀû 2. ½ÇÇè¹æ¹ý ¹× °á°ú 3. ¿ÀÂ÷ ¹× ÅäÀÇ / 1. ¸ñÀû ½ÊÁø °è¼ö±â, Áï BCD Ä«¿îÅÍÀÇ ¸ñÀûÀº µðÁöÅÐ ½Ã½ºÅÛ¿¡¼ ¼ýÀÚ¸¦ È¿°úÀûÀ¸·Î Ç¥ÇöÇÏ°í ó¸®ÇÏ´Â µ¥ ÇʼöÀûÀÎ ¿ªÇÒÀ» ¼öÇàÇÏ´Â µ¥ ÀÖ´Ù. BCD´Â Binary-Coded DecimalÀÇ ¾àÀÚ·Î, 10Áø¼ö ¼ýÀÚ¸¦ ÀÌÁø¼ö Çü½ÄÀ¸·Î Ç¥ÇöÇÏ´Â ¹æ¹ý Áß Çϳª·Î, °¢ 10Áø¼ö ÀÚ¸´¼ö¸¦ º°µµÀÇ 4ºñÆ®¡¦ |
|
|
|
|
|
ÄÚµå Çؼ®, º´·Ä Æи®Æ¼, ASCIIÄÚµå, BCDÄÚµå / ¥°. ¼·Ð 1. ASCII ÄÚµå 2. Æи®Æ¼ ºñÆ®(parity bit) 3. Ȧ¼ö(odd), ¦¼ö(even) Æи®Æ¼(parity) 4. º´·Ä Æи®Æ¼(parallel parity) ¥±. º»·Ð 1. º´·Ä Æи®Æ¼(¦¼ö) ½ÅÈ£ ¼ö½Å ¿©ºÎ¸¦ Á¡°ËÇÑ´Ù. 2. ¿À·ù°¡ ¹ß»ýÇÑ ½ÅÈ£¸¦ È®ÀÎ ÈÄ º¸Á¤ °á°ú¸¦ È®ÀÎÇÑ´Ù. ¥². ·¹Æ÷Æ®¸¦ ÀÛ¼ºÇÏ°í ³ª¼ / ¥°. ¼·Ð µðÁöÅÐ ½Ã½ºÅÛ¿¡¼ Á¤º¸ÀÇ Ç¥Çö°ú ó¡¦ |
|
|
|
|