서강대학교 21년도 디지털논리회로실험 5주차 결과레포트 (A＋자료) - Half-Adder, Full-Adder, 2`s complement

1. 목적

디지털 논리 회로 실험의 5주차에서는 반가산기(Half-Adder), 전가산기(Full-Adder), 그리고 2의 보수 시스템을 다루는 것을 목적으로 한다. 이 실험은 디지털 회로의 기초 구현 및 논리 연산을 통해 학생들이 기본적인 논리 회로의 설계 및 분석 능력을 기를 수 있도록 한다. 반가산기는 2개의 이진수를 입력받아 합과 자리올림수를 출력하는 최소한의 기본 구성요소로, 이를 통해 이진 덧셈의 기초 원리를 이해하는 데 중점을 둔다. 전가산기는 3개의 이진수를 입력받아 합과 자리올림수를 출력하는 회로로, 반가산기보다 복잡한 연산을 수행하며, 이는 이진수 덧셈에서 자리올림에 대한 처리가 필요함을 보여준다. 이러한 회로들은 연속된 비트 덧셈을 가능하게 하는 기반이 되며, 여러 개의 전가산기를 연결하여 다수의 비트로 구성된 이진수의 덧셈을 수행하는 방법을 이해하는 것도 중요한 목표이다. 또한, 2의 보수 시스템은 부호 있는 숫자의 표현과 연산에서 중요한 역할을 하며, 이진수의 부호를 쉽게 관리할 수 있는 방법을 제공한다. 2의 보수 개념을 이해하고 이를 활용하여 부호있는 이진수의 덧셈 및 뺄셈을 수행하는 것은 디지털 회로에서 필수적인…(생략)