디지털논리회로실험(Verilog HDL) - Switches, Lights, Multiplexors

1. 관련이론 (Multiplexor – Mux)

1 Mux는 두 개의 입력을 가지고 하나의 선택 핀을 통해 두 입력 중 하나를 선택하여 출력을 내보낸다. 이때 선택 핀이 0이면 첫 번째 입력이 출력으로 나오고, 선택 핀이 1이면 두 번째 입력이 출력으로 되게 된다. 이러한 원리는 입력의 개수가 늘어나도 마찬가지이다. 1 Mux는 2^n개의 입력을 가지고 있으며 n개의 선택 신호를 통해 특정 입력을 선택할 수 있다. 다중화기는 여러 가지 응용 분야에서 중요한 역할을 한다. 예를 들어, 데이터 전송 시스템에서 여러 데이터 소스를 하나의 신호선으로 합치는 데 사용된다. 이는 신호의 효율성을 높이고 회로의 복잡성을 줄이는데 기여한다. 또한, Mux는 상태기억소자나 레지스터와 같은 저장소와 결합될 때 유용하게 작용하여 여러 데이터 흐름을 관리하는 데 도움을 준다. Mux의 설계는 진리표를 사용하여 수행할 수 있다. 진리표는 각 입력 조합에 대해 출력이 어떻게 결정되는지를 나타낸다. 1 Mux의 경우, 4개의 입력 신호 A0, A1, A2, A3가 있을 때, 선택 신호 S0와 S1에 따라 출력 Y는 다음과 같이 결정된다. S0, S1이 00이면 A0가 출력되고, 01이면 A1, 10이면 A2, 11이면 A3…(생략)