(기초회로 및 디지털실험) 4비트 전감가산기 설계 [4 bit adder-subtractor]

Ⅰ. 설계과정

4비트 전감가산기 설계는 디지털 회로 설계에서 중요한 주제 중 하나이다. 전감가산기는 두 개의 이진수를 더하거나 빼는 기능을 수행하며, 이에 따라 다양한 기초 로직 회로를 결합하여 설계할 수 있다. 본 설계에서의 목표는 4비트의 두 이진수 A와 B를 입력으로 받아, 그 합계 또는 차이를 출력하고, 최상위 비트에서의 캐리 또는 차감 여부를 결정하는 것이다. 우선, 4비트 전감가산기의 기본적인 구조를 고려해야 한다. 이 회로는 각 비트에 대해 전가산기(Full Adder)를 이용하여 구성된다. 4비트의 두 숫자는 각 비트에 맞춰 4개의 전가산기로 나누어 처리될 것이다. 전가산기는 세 개의 입력, 즉 두 개의 피연산자 비트와 이전 자릿수에서의 캐리 비트를 받아들이고, 두 개의 출력, 즉 현재 비트의 합과 새로운 캐리를 생성한다. 설계 과정은 다음의 단계로 나누어 진행된다. 먼저, 각 비트에 대해 전가산기의 진리표를 작성한다. 진리표는 입력 비트 A, B 및 캐리 입력 C_in에 대해 각각의 경우에 대한 출력 합 S와 캐리 출력을 정의한다. 진리표를 바탕으로 각 출력 S와 C_out를 위한 불 대수식을 유도해야 한다. 이를 통해 S와 C_out에 대한 합수 …(생략)