¹ÝµµÃ¼ Ĩ ¼³°è ÅøµéÀº ±â´É¿¡ µû¶ó ĸ¼Ç(caption), ÇÕ¼º(synthesis), ÃÖÀûÈ(optimization), ÃßÃâ(extraction), °ËÁõ (simulation & verification)À¸·Î ³ª´ ¼ö ÀÖ´Ù.
ĸ¼Ç ÅøÀº »ç¿ëÀÚ°¡ ȸ·Î¸¦ ¿ëÀÌÇÏ°Ô ÀÔ·ÂÇÒ ¼ö ÀÖµµ·Ï µ½´Â ±×·¡ÇÈ Åø·Î¼ ·¹À̾ƿô ÆíÁý±â, ȸ·Îµµ ÆíÁý±â, VHDL ÆíÁý±â µîÀÌ ´ëÇ¥ÀûÀÎ ¿¹ÀÌ´Ù. ĸ¼Ç ÅøÀÇ °¡Àå Áß¿äÇÑ Á¡Àº Àΰ£ÀÌ ¹üÇÒ ¼ö ÀÖ´Â ¿À·ù¸¦ ÃÖ¼ÒÈ ½ÃÄÑÁÖ±â À§ÇÑ ±â´É°ú »ç¿ëÀÇ Æí¸®¼º¿¡ ÀÖ´Ù. ƯÈ÷ ¼³°èÀÚ¿Í ´ëÈÇÏ¸é¼ ½Ç½Ã°£À¸·Î ¿À·ù¸¦ ã¾ÆÁÖµµ·Ï ±¸ÇöÇÏ´Â °ÍÀÌ ¸Å¿ì Áß¿äÇÏ´Ù.
µÎ ¹ø°´Â ÇÕ¼º ÅøÀε¥ Á¾·¡¿¡´Â Àΰ£ÀÌ ÀÚ½ÅÀÇ Áö½ÄÀ» ¹ÙÅÁÀ¸·Î ȸ·Î¸¦ ¼³°èÇÏ´ø âÁ¶Àû ÀÛ¾÷À» ¼öÇàÇÑ´Ù. ¼³°èÈ帧¿¡¼ º¸¸é ÇÕ¼ºÀº »óÀ§¼öÁØÀÇ ¼³°èÁ¤º¸¸¦ ÇÏÀ§¼öÁØÀÇ ¼³°èÁ¤º¸·Î ÀÚµ¿ º¯È¯ÇÑ´Ù.
¿¹·Î ·¹À̾ƿôÀ» ÀÚµ¿À¸·Î »ý¼ºÇÏ´Â ¹èÄ¡¹è¼± ÅøÀº ´ëÇ¥ÀûÀÎ ¹°¸®ÇÕ¼º ÅøÀε¥ ¼¿µéÀÇ ¿¬°áÁ¤º¸ÀÎ ³×Æ®¸®½ºÆ®¸¦ ÀÔ·Â¹Þ¾Æ ·¹À̾ƿôÀÇ µµ¸éÁ¤º¸¸¦ »ý¼ºÇÑ´Ù. º¸´Ù »óÀ§¼öÁØ¿¡¼ Ãâ¹ßÇÏ´Â ÇÕ¼º Åøµéµµ ¿©·¯ °¡Áö°¡ Àִµ¥ Á¶ÇÕ³í¸®È¸·Î¸¦ ÀÚµ¿ »ý¼ºÇÏ´Â ³í¸®ÇÕ¼º, »óÅÂõÀ̵µ¿¡¼ À¯ÇÑ»óŸӽÅÀ» »ý¼ºÇÏ´Â FSM ÇÕ¼º, ·¹Áö½ºÅÍ Àü¼Û¼öÁØÀÇ VH¡¦(»ý·«)
|